VHDL
VHDL är ett programmeringsspråk för att beskriva digitala kretsar. I VHDL anger man vilka insignaler och utsignaler kretsen skall ha, detta kallas entity. Sedan gör man en beskrivning av hur utsignalerna skall genereras utifrån insignalerna, detta kallas architecture. Låt oss studera en lösning av det praktiska exemplet i VHDL. Till höger ser vi programkoden för lösningen. Om vi studerar programkoden ser vi att konstruktören inte behöver hålla reda på vilka grindar som skall användas. Han kan koncentrera sig på att beskriva hur kretsen skall bete sig. En stor fördel med att använda VHDL är att det är enkelt att kontrollera att kretsen fungerar som den ska innan man bränner en krets, eller börjar tillverka sin konstruktion. Att testa att kretsen fungerar kallas simulering.VHDL var från början enbart ett språk för simulering av konstruktioner, men numera används det även för konstruktion (syntes).
Om man har lite vana att tyda simuleringsresultat (detta är ett sk. tidsdiagram) så ser man lätt att vår lösning faktiskt fungerar. Siffrorna som står till vänster om signalnamnet anger vilket ben på IC-kretsen signalen är kopplad till.
